我們?cè)谡劦桨雽?dǎo)體芯片參數(shù)時(shí)常常遇到FT和CP數(shù)據(jù)，這兩者有什么區(qū)別呢？筆者發(fā)現(xiàn)其實(shí)很多非測(cè)試專業(yè)的從業(yè)人員對(duì)這兩個(gè)概念了解并不像我以為的那樣深刻.所以,我還是有必要在這里再談一下。

按照國(guó)際慣例,首先需要再解釋一下什么是CP和FT測(cè)試.CP是(ChipProbe)的縮寫(xiě),指的是芯片在wafer的階段,就通過(guò)探針卡扎到芯片管腳上對(duì)芯片進(jìn)行性能及功能測(cè)試,有時(shí)候這道工序也被稱作WS(WaferSort);而FT是Final Test的縮寫(xiě),指的是芯片在封裝完成以后進(jìn)行的最終測(cè)試,只有通過(guò)測(cè)試的芯片才會(huì)被出貨。

由于測(cè)試治具上的差異,CP和FT的不同點(diǎn)并不僅僅限于所處的工序階段不同,兩者在效率和功能覆蓋上都有著明顯的差異,這些信息是每一個(gè)IC從業(yè)人員需要基本了解的。

在絕大多數(shù)情況下,特別是在國(guó)內(nèi),我們目前在CP測(cè)試上選用的探針都還是懸臂針(也有叫環(huán)氧針的,因?yàn)獒樖怯铆h(huán)氧樹(shù)脂固定的緣故).這種類型的針比較長(zhǎng),而且是懸空的,信號(hào)完整性控制上非常困難,所以一般數(shù)據(jù)的最高傳輸率只有100~400Mbps,高速信號(hào)的測(cè)試是幾乎不可能的;另外,探針和pad的直接接觸在電氣性能上也有局限,容易產(chǎn)生漏電和接觸電阻,這對(duì)于高精度的信號(hào)測(cè)量也會(huì)帶來(lái)巨大的影響.所以,通常CP測(cè)試僅僅用于基本的連接測(cè)試和低速的數(shù)字電路測(cè)試。

當(dāng)然,理論上在CP階段也可以進(jìn)行高速信號(hào)和高精度信號(hào)的測(cè)試,但這往往需要采用專業(yè)的高速探針?lè)桨?如垂直針/MEMS探針等技術(shù),這會(huì)大大增加硬件的成本.多數(shù)情況下,這在經(jīng)濟(jì)角度上來(lái)說(shuō)是不合算的。

那這樣一來(lái),我們還需不需要CP測(cè)試?或者在CP測(cè)試階段如何對(duì)具體測(cè)試項(xiàng)目進(jìn)行取舍呢?要回答這個(gè)問(wèn)題,我們就必須對(duì)CP的目的有深刻的理解.那CP的目的究竟是什么呢?

首先,CP最大的目的就是確保在芯片封裝前,盡可能地把壞的芯片篩選出來(lái)以節(jié)約封裝費(fèi)用.所以基于這個(gè)認(rèn)識(shí),在CP測(cè)試階段,盡可能只選擇那些對(duì)良率影響較大的測(cè)試項(xiàng)目,一些測(cè)試難度大,成本高但fail率不高的測(cè)試項(xiàng)目,完全可以放到FT階段再測(cè)試.這些項(xiàng)目在CP階段測(cè)試意義不大,只會(huì)增加測(cè)試的成本.要知道,增加一個(gè)復(fù)雜的高速或高精度模擬測(cè)試,不僅僅會(huì)增加治具的成本,還會(huì)增加測(cè)試機(jī)臺(tái)的費(fèi)率和增加測(cè)試時(shí)間.這些測(cè)試項(xiàng)目在FT階段都是要測(cè)試的,所以沒(méi)有必要放在CP階段重復(fù)進(jìn)行了。

其次,一些芯片的部分模組地管腳在封裝的時(shí)候是不會(huì)引出來(lái)了,也就是說(shuō)在FT階段這些模組很難甚至無(wú)法測(cè)量.在這樣的情況下,測(cè)試就必須在CP階段進(jìn)行.這也是必須進(jìn)行CP測(cè)試的一個(gè)重要原因。

還有一種特殊情況,芯片的封裝是SIP之類的特殊形式.一方面這種封裝形式在FT階段可測(cè)性較低,而且多芯片合封的情況下,整體良率受每顆die的良率影響較大,所以一般需要在封裝前確保每顆die都是好品(KGD: Known Good Die).這種情況下,往往無(wú)論多困難,都需要在CP階段把所有測(cè)試項(xiàng)目都測(cè)一遍了。

所以，基于以上的認(rèn)識(shí)，我們就比較容易在具體項(xiàng)目中判斷CP測(cè)試項(xiàng)目的取舍了.簡(jiǎn)單而言:

1)因?yàn)榉庋b本身可能影響芯片的良率和特性,所以芯片所有可測(cè)測(cè)試項(xiàng)目都是必須在FT階段測(cè)試一遍的.而CP階段則是可選

2)CP階段原則上只測(cè)一些基本的DC,低速數(shù)字電路的功能,以及其它一些容易測(cè)試或者必須測(cè)試的項(xiàng)目.凡是在FT階段可以測(cè)試,在CP階段難于測(cè)試的項(xiàng)目,能不測(cè)就盡量不測(cè).一些類似ADC的測(cè)試,在CP階段可以只給幾個(gè)DC電平,確認(rèn)ADC能夠基本工作.在FT階段再確認(rèn)具體的SNR/THD等指標(biāo)

3)由于CP階段的測(cè)試精度往往不夠準(zhǔn)確,可以適當(dāng)放寬測(cè)試判斷標(biāo)準(zhǔn),只做初步篩選.精細(xì)嚴(yán)格的測(cè)試放到FT階段

4)如果封裝成本不大,且芯片本身良率已經(jīng)比較高.可以考慮不做CP測(cè)試,或者CP階段只做抽樣測(cè)試,監(jiān)督工藝

5)新的產(chǎn)品導(dǎo)入量產(chǎn),應(yīng)該先完成FT測(cè)試程序的開(kāi)發(fā)核導(dǎo)入.在產(chǎn)品量產(chǎn)初期,FT遠(yuǎn)遠(yuǎn)比CP重要.等產(chǎn)品逐漸上量以后,可以再根據(jù)FT的實(shí)際情況,制定和開(kāi)發(fā)CP測(cè)試

以上只是根據(jù)我個(gè)人的經(jīng)驗(yàn)總結(jié)的一些最基本的CP/FT測(cè)試常識(shí).事實(shí)上,在具體的項(xiàng)目中,會(huì)有很多復(fù)雜的問(wèn)題出現(xiàn),這些問(wèn)題的對(duì)應(yīng)和解決不是我短短一篇文章所能全部覆蓋到的.本文的作用只是給廣大非測(cè)試專業(yè)的從業(yè)人員提供一些最基本的概念信息.在實(shí)際的案例中,往往需要具體問(wèn)題具體分析。

合芯半導(dǎo)體主要生產(chǎn)MOS管、三極管、可控硅、肖特基等功率器件，歡迎客戶芯片代加工，上面分享的FT/CP的淺談知識(shí)希望能幫助到你。